PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-276033

(43)Date of publication of application: 06.12.1986

(51)Int.CI.

(21)Application number : 60-119036

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

SANYO ELECTRIC CO LTD MITSUBISHI ELECTRIC CORP

SHARP CORP

(22)Date of filing:

31.05.1985

(72)Inventor: TERADA HIRONORI **ASADA KATSUHIKO NISHIKAWA HIROAKI ASANO HAJIME** SHIMIZU MASAHISA MIURA HIROKI SHIMA KENJI

KOMORI NOBUFUMI MIYATA SOICHI


MATSUMOTO SATOSHI

(54) DATA PROCESSING DEVICE

(57)Abstract:

PURPOSE: To execute the selective deleting processing of a data packet by stopping the giving and receiving of a data packet in which data packet conditions are established between two adjoining pipeline registers.

CONSTITUTION: After the first word is latched to a pipeline register 72, the input of the second word of the data packet can be executed, and by the same method as that of the first word, the second word is latched to a pipeline register 71. The data packet advances in registers 71W73, and when a signal 21 is '1', by the action of a control element 13 for deleting the selective data, while a signal 155 is '0' as it is for the first and second words, a response signal 165 is changed so as to request the next data input. Consequently, the data packet is essentially deleted without being latched by the register 73. When the signal 21 is '0', the control element 13 executes the same action as control elements 121W125, and therefore, the inputted data packet is outputted to the outside after it is latched to the register 73 without being deformed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

网 B 本 国 特 許 庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭61-276033

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)12月6日

G 06 F 9/44

B-8120-5B

審査請求 未請求 発明の数 1 (全6頁)

❷発明の名称 データ処理装置

> ②特 顧 昭60-119036

❷出 96 昭60(1985)5月31日

⑦発 明 者 田

詔 浩

昭

久

吹田市山田西3丁目52番地 千里一条池B-803

⑦発 眀 者 æ 淺

彦

雅

尼崎市東難波町4丁目11番4号

⑦発 Ш 西 博

吹田市江坂町 1 - 12番55-1002号

仍発 明 者 逩 豊中市庄内幸町2丁目2番27号 門真市下馬伏271番地

⑦発 明 水

松下電器產業株式会社 勿出 麗

門真市大字門真1006番地

包出 顝 三洋電機株式会社 砂出

守口市京阪本通2丁目18番地

顋 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

砂出 顋 シャープ株式会社 砂代 理 人 弁理士 宮井 暎夫 大阪市阿倍野区長池町22番22号

最終頁に続く

1. 発明の名称

データ処理装置

2. 特許請求の額囲

データパケット拍去象件の成立・不成立を決定 するためのデータを含むデータパケットを順次移 送するパイプラインレジスタ群と、このパイプラ インレジスタ群を進行するデータパケット中の前 記データパケット慎去条件の成立・不成立を決定 するためのデータからデータパケット機去条件の 成立・不成立を輸出するデータパケット消去条件 成立検出部と、このデータバケット掲去条件設立 検出部による検出結果に基づきデータパケット消 去条件の成立時に前記パイプラインレジスタ群の うちの姨接する2個のパイプラインレジスタ間に おけるデータパケット演去象件の成立したデータ パケットの授受を停止させる制御回路とを違えた データ処理装置。

3. 発明の詳細な説明

産業上の利用分野

この発明は、データフロー制御方式の計算器 (データフロー計算機)において、条件付分岐の 処理を行うためにデータパケットの選択的消去処 理を行うデータ処理装置に関するものである。

従来の技術

条件付分岐は基本的な貨算処理の一つであり、 特に敦値データの大小関係による分岐は多用され る。例えば第4図はデータフロー計算機で実行す るデータフローグラフの例であり、if(A>B) X = A * A else X = B * B O T D f 5 A の例である。

第4図を用いて条件付分岐の処理方法を説明す る。 第4図の1が大小比較を行う判断子であり、 本例ではA>Bなる時にはこの利斯子ノードより 出力する制御データ2を「真」とし、A>Bなら さる時は制御データ2を「偽」とし、真ゲート (T-GATE) 3と体ゲート (P-GATE) 4のそれぞれの右側入力部に送出する。 真ゲート の働きは、その右側入力部に入力する制御データ が「真」の時には、左側入力部に入力するデータ

をそのまま出力し、「偽」の時には左側入力部に、 人力するデータを吸収し何も出力しない。即ち、 ではデータを吸収し何も出力しない。タバケックを吸収していません。 ではデータンとになる。偽では、 では、まするとになる。の時にはカリをできません。 では、まずしたがでいません。 の時には、 を関係をしたがでいません。 の時には、 の時に、 の時には、 の時には、 の時には、 の時には、 の時には、 の時には、 のりに、 のものに、 のものでで、 のものでで、 のものでで、 のものでで、 のものでで、 のものでで、 のものでで、 のものでで、 のものでで、 のもので、 のもので

以上の真ゲートおよび偽ゲートの働きにより、 判断子1の判断結果に基づき、乗算5と乗算6の どちらか一方のみの演算がなされて、所望の計算 結果×を得る。

データフロー制御方式における条件付分岐の制 御方式として、第4页のように判断子と裏ゲート と偽ゲートを用いる方法は、例えば以下の文畝に おいて提案されている。

プロシーディングス・オブ・ザ・セカンド・アニュアル・シンポジウム・オン・コンピュータ・アーキテクチャ [Proc.of the 2nd Annual Sysposium on Computer Architecture] の掲載論文ア・プリリミナリー・アーキテクチャ・フォー・ア・ベイシック・データ・フロー・プロセッサ [A Prelielanry Architecture for a Basic Date Flow Processor]

しかし、従来は、真ゲートおよび偽ゲートの処理のハードウェア実現法について詳細に述べた文献はなかった。従って、その効率的な処理機構の構成方法は明らかになっていない。

発明が解決しようとする問題点

データフロー計算機において、条件付分較処理 を高速かつ効率的に行うためには、裏ゲートおよ び偽ゲートの処理を高速かつパイプライン処理方 式で行うことが必要である。

本発明は、この点に漏みてなされたもので、簡 私な構成により、真ゲートおよび偽ゲートの処理

を両進かつパイプライン処理方式で行うデータ処理装置を提供することを目的とする。

問題点を解決するための手段

作用

本発明は、上記した構成により、データパケッ

ト網去象件成立検出部の検出結果に基づいて制御 国路がパイプラインレジスタ群のうちの関係する 2 個のパイプラインレジスタ間におけるデータパケット 作力を発性の成立したデータパケットの授受 を停止させることにより、パイプラインレジスタ 群の中を進行中のデータパケットを選択的に指去 理方式でデータパケットの選択的消去処理を行う ことができる。

实施例

第1回は本発明を用いたデータ処理装置の実施 例の構成図である。第1図において、71~73 がパイプラインレジスタ、8が消去条件成立独出 部、9が制御回路、10が命令コードレジスタで ある。

以上のように構成された本実施例における選択 的なデータパケットの情去処理、即ち哀ゲートと 偽ゲートの処理方法を以下に説明する。

まず、データパケットの構成を第2页のような 2 ワード構成のものと仮定して説明を行う。第4

特開昭 61-276033 (3)

図おける真ゲート3または偽ゲート4の右側入力 部に入力する制御データと、同じく左側及の はた人力する制御データとは、アータフロー計算機に必ず はえられているオペランドデータ待ち合わせ機様 において合成され、第2図に示すしつの形でを なが、「の形で本実に関する」では、アードののでは、アードののでは、アードのは、アードのは、アートを でいる合うコードフィールドには、アートののでは、アートののでは、アートののでは、アートののでは、アートののでは、アートののでは、アートののでは、アータでは、アールドの第2フィールド、アータでは、アードの第2フィールド、アードの第2フィールド、アードの第2フィールド、アードの第2フィールド、アードの第2フィールド、アータではまれている。

従って、真ゲートの処理としては、制御データフィールドが「真」(= 「l」)であれば入力してきたデータパケットをそのまま出力し、制御データフィールドが「偽」(= 「0」)であれば入力してきたデータパケットを済去し何も出力しないとすれば良い。また、偽ゲートの処理としては、

行は、データパケットの人力で始まる。即ち、応 各信号16gが「1」の時にパイプラインレジス タフュの入力側に外部からデータパケットの集し ワードを入力し、入力要求信号17を「1」にす る。この時、報節要素12」(通例HollerのC素 子と呼ばれる公知の技術)は次段からの店答信号 16。が「!」であるかを調べ、「!」であれば 信号151を「1」にし、広答信号L6gが「0」 であれば「1」になるまで待ったのち信号15 1 を「1」にする。即ち、入力要求信号17と次及 からの応答信号16gがどちらも「i」の時に張 り、信号15」を「0」から「し」に変化させる。 同様に、入力要求信号17と応答信号162かど ちらも「0」の時に限り、信号15」を「1」か ら「0」に変化させる。また応答信号161は信 号15」を絵理反転させた信号である。以上の動 作は制御要素12。~18mについて共通である。 制御要素121~12gの構成例を終3図间に示 -す。信号151が「0」から「1」に変化したこ とにより、データパケットの第1ワードがパイプ

制御データフィールドが「偽」(=「0」)であれば人力してきたデータパケットをそのまま出力し、制御データフィールドが「真」(=「1」)であれば人力してきたデータパケットを摘去し何も出力しないとすれば良い。第1図に示すデータ処理装置は、上記裏ゲートおよび偽ゲートの処理を非同期式パイプライン処理方式で実施する例である。

第1図のデータ処理装置の動作を以下に設明する。

まず、本データ処理装置の初期化の方法を説明する。初期化はリセット信号14を「0」にすることで完了する。この時、Dラッチ11、12がリセットされるほか、信号151~156は全て「0」になり、応答信号161~156は全て「1」になる。以上で初期化が完了し、真ゲート処理命令の実行または偽ゲート処理命令の実行を要求するデータパケットの入力を受け付ける準備が終わる。

其ゲート処理命令または益ゲート処理命令の実

ラインレジスタ 『」にラッチされる。このラッチされた類 『ワードは、制御要素 『2』 『12』 の同様の動作によって次にパイプラインレジスタ 『2にラッチされる。この作用により、第『マード・ロッチ でのでは、 「カード でのでは、 「カード でのでは、 「カード でのでは、 「カード でのでは、 「カード でのできまり、 「カード では、 この情 大条件 成立 信号 『9 か ロラッチ 12 の出力によって 「ロラッチ 2 1 に ラッチされ、 信号 1 2 なる。

(以下 余 白)

命令コード	刺御データ	消去条件成立 信号		
「真5-1 処理命令」	(= [0])	L 1 ?		
「真タート 処理命令」	(=[1])	LOJ		
「偽タート 処理命令」	(= [0]) [0]	107		
「偽タート 処理命令」	「真」 (一「I」)	LII		

消去条件成立検出部 8 は R O M (Read Only Hemory) または P L A (Programable Logic Array) 等を用いて待成することができる。

方式で処理できる。そして、第1 図に見られるよンレジスタと他のパイプラインレジスタと他のパイプラインとが認には伝表を生じされる。 マック ではない ことか 変異的 かまない ない できるが まない できるが まない できるが ない できるため、その 変用的 が果は大きい ない に データン 処理を行う全ての 応用において、 選択的 かまない ことができるため、その 変用的 が果は大きい。 さんか ことができるため、その 変用的 が果は大きい ことができるため、その 変用的 が果は大きい ことができるため、その 変用的 が果は大きい ことができるため、その 変用的 が果は大きい

なお、以上は第2図のような2ワード構成のデータパケットについて説明したが、3ワード以上の構成の場合にも1ワード構成の場合にも本実施例は応用可能であり、特に1ワード構成のデータパケットの場合はより簡易な構成で本発明を用いたデータ処理装置が実現できる。

発明の効果

この発明のデータ処理装置は、データパケット

を次のデータの入力を要求するように変化させるので、パイプラインレジスタで3にはラッチされずに、実質上データパケットが利志されたことになる。信号21が「0」の時は、選択的データ消去用制御要素13は、制御要素121~125と同等の動作を行うので、入力したデータパケットは何らの変形を受けることなく一度パイプラインレジスタ13にラッチされた後、本データ処理装置から外部に出力される。選択的データ補去用制御要素13の構成例を第3図以に示す。

以上のようにして、減ゲート処理の場合および 偽ゲート処理の場合にそれぞれ対応した選択的な データパケット構去がなされ、所定の処理機能が 果たされる。

以上のように本実施例によれば、バイブライン レジスタフェ~Tsの制御を消去条件成立検出部 8の出力に基づき制御回路9が実行することによ り、シーケンス制御回路などの複雑な構成要素を 用いることなく、間島な構成で真ゲート処理およ び偽ゲート処理を非同期方式のバイブライン処理


消去条件の成立・不成立を決定するためのデータ を含むデータパケットを順次移送するパイプライ ンレジスタ群と、このパイプラインレジスタ群を 進行するデータパケット中の前記データパケット **捐去条件の成立・不成立を決定するためのデータ** からデータパケット消去条件の成立・不成立を検 出するデータバケット博去条件成立検出部と、こ のデータパケット消去条件成立検出部による検出 特果に基づきデータパケット消去条件の成立時に 窮記パイプラインレジスタ群のうちの隣接する2 個のパイプラインレジスタ間におけるデータパケ ット視去条件の成立したデータパケットの提受を 停止させる製御国路とを備える構成にしたので、 簡易な構成により、真ゲート処理、偽ゲート処理 などの選択消去処理を高速かつパイプライン処理 方式で行うことができる。

4. 図面の簡単な説明


第1回は本発明を用いたデータ処理装置の実施 例の構成図、第2回は本発明を用いたデータ処理 装置に用いるデータパケットの構成図、第3回は 本発明の制御回路の構成要素の構成図、第4図は ギータフローグラフの例である。

7 1 ~ 7 3 … パイプラインレジスタ、 8 … 消去 条件成立依出部、 9 … 前領回路、 1 0 … 命令コー ドレジスタ、 1 1 、 1 2 、 2 2 、 2 0 … D ラッチ、 1 2 1 ~ 1 2 5 … 制御要素、 1 3 … 選択的データ 消去用制御要素


特開昭 61-276033 (5)




第2回




B. 4. 52



特開昭 61-276033 (6)





身 3 選

見の間	えき					•
明	者	Ξ	浦	宏	喜	枚方市朝日丘町10番49号
明	者	幅		靈	可	西宮市甲子園町3丁目16番411号
明	者	小	守	伸	史	伊丹市昆陽字木ノ本14-7番地
明	者	宫	Ħ	宗	_	奈良県磯城郡三宅町大字屛風17番地88
明	者	松	本		敏	奈良県字陀郡榛原町天満台西3丁目30番の5
	明明明明	明者明者	明 者 者 者 者 者 者 者	明 者 三 浦 明 者 嶋 明 者 小 守 明 者 宮 田	明者 三滴 宏 明者 编 匮 明者 小守伸 明者 宮田宗	明者 三滴 宏喜 明者 编 置 可 明者 小守 伸史 明者 宮田 宗一